英特尔高管：采用High NA EUV光刻机是正确选择 追赶台积电是规模问题

2026-10-26 · 涌融配资

快科技10月26日消息， 英特尔制造开发与客户互动副总裁兼总经理克里斯·奥思（Chris Auth）认为，与台积电相比，英特尔更适合使用High NA EUV光刻机。 他解释说，由于英特尔的产品采用背面供电，可直接用High NA EUV光刻电路。 英特尔首席技术官（CTO）普什卡尔·拉纳德（Pushkar Ranade）则表示，追赶台积电是规模问题，而非技

快科技10月26日消息， 英特尔制造开发与客户互动副总裁兼总经理克里斯·奥思（Chris Auth）认为，与台积电相比，英特尔更适合使用High NA EUV光刻机。

他解释说，由于英特尔的产品采用背面供电，可直接用High NA EUV光刻电路。 英特尔首席技术官（CTO）普什卡尔·拉纳德（Pushkar Ranade）则表示，追赶台积电是规模问题，而非技术问题。

High NA EUV光刻机提高了光线在晶圆上的分辨率，可实现16nm至8nm之间的间距（pitch），使芯片制造商能够通过单次曝光节省成本。

在光刻技术中，间距指两个特征结构之间的空间。台积电等制造商通常分阶段印制特征结构，因为单个阶段所遵循的间距，不必像将整个设计一次性打印时那样紧密。

奥思表示， 由于英特尔的间距要求不像台积电那样苛刻，公司将能够依赖High NA。这带来了更宽松的容错空间，因为较宽松的间距降低了对电路印制精度的要求。

奥思称：“我们采用背面供电，这实际上减轻了正面的一些间距要求，从而让我们可以直接用High NA光刻。台积电必须应对非常紧密的间距，因为他们没有背面供电，无法用High NA做到这一点，所以他们必须使用EUV双重曝光（double patterning）。”

奥思补充说，Intel 14A（1.4nm）“如今已是PDK（工艺设计套件）的可选方案，我们正与客户逐一洽谈”。通过背面供电，英特尔将芯片上的供电电路转移到硅晶圆背面，从而为晶圆“正面”的电路腾出空间——计算晶体管以及负责在晶体管之间传输数据的电路都位于正面。

奥思的表态证实，该公司现在将把这项技术用于Intel 14A工艺，而此前一些报道讨论的是在Intel 18A（1.8nm）节点上使用。

【本文结束】如需转载请务必注明出处：快科技

“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）

提供最新的科学家新闻，精彩的震撼图片